CMOS工藝中等離子體發(fā)生器損傷WAT試驗：
       WAT(WaferAcceptTest)也就是說，硅片接收測試是在半導體硅片完成所有工藝后，對硅片上的各種測試結構進行電氣測試。它是反映產品質量的手段，也是產品入庫前的最后一次質量檢驗。
       隨著半導體技術的發(fā)展，等離子體技術已廣泛應用于集成電路制造、離子注入、干刻蝕、干去膠等領域，UV等離子體損傷可能導致輻射、薄膜積累等，而傳統(tǒng)的WAT結構無法監(jiān)測，可能導致設備早期故障。

       CRF等離子體發(fā)生器廣泛應用于集成電路制造中，比如等離子體發(fā)生器刻蝕、等離子體增強式化學氣相淀積、離子注入等。它具有方向性好、反應快、溫度低.均勻性好等優(yōu)點。
       但同時也帶來了電荷損傷，由于它能影響固定電荷密度、界面狀態(tài)密度、平帶電壓、漏電流等參數，因此隨著柵氧化層厚度的不斷降低，這種損傷會對MOS設備的可靠性產生越來越大的影響。
       帶天線器件結構的大面積離子收集區(qū)(多晶或金屬)一般位于厚的場氧之上，因此只需要考慮薄柵氧上的隧道電流效應。大面積的收集區(qū)稱為天線，帶天線器件的隧道電流放大倍數等于厚場氧上的收集區(qū)面積與柵氧區(qū)面積之比，稱為天線比。如果柵氧區(qū)較小，而柵極面積較大，大面積柵極收集到的離子將流向小面積的柵氧區(qū)，為了保持電荷平衡，由襯底注人柵極的隧道電流也需要隨之增加，增加的倍數是柵極與柵氧面積之比，放大了損傷效應，這種現象稱為“天線效應”。
       對于柵注入的情況，隧道電流和離子電流之和等于等離子體中總的電子電流。因為電流很大，即使沒有天線的放大效應，只要柵氧化層中的場強能產生隧道電流，就會引起等離子體損傷。
       在正常的電路設計中柵端一般都需要開孔經多晶或金屬互連線引出做功能輸入端，就相當于在薄弱的柵氧化層上引入了天線結構，所以在正常流片及WAT監(jiān)測時所進行的單管器件電性測試和數據分析無法反映電路中實際的等離子體損傷情況。
       氧化層繼續(xù)變薄到3nm下面，充電損傷基本上不用考慮，因為對于3，nm就氧化層厚度而言，電荷積累是直接隧道穿越過氧化層的勢壘，不會在氧化層中產生電荷缺陷。